LVDS ( Low-Voltage Differential Signaling)，即低電壓差分信號，屬于平衡傳輸信號，低功耗—低誤碼率—低串擾—低抖動—低輻射。在高速系統內部、系統背板互連和電纜傳輸應用中，驅動器、接收器、收發器、并串轉換器/串并轉換器以及其他LVDS器件的應用正日益廣泛。
LVDS接口是LCD Panel通用的接口標準，大多用在7寸以上尺寸的顯示屏上。以8-bit Panel為例，包括5組傳輸線，其中4組是數據線，代表Tx0+/Tx0-… Tx3+/Tx3-。還有一組是時鐘信號，代表TxC+/TxC-。相應的在Panel一端有5組接收線。如果是6-bit Panel則只有3組數據線和一組時鐘線。一般14PIN、20PIN、30PIN為LVDS接口。
在液晶顯示器中，LVDS接口電路包括兩部分，即驅動板側的LVDS輸出驅動電路（LVDS發送器），和液晶面板側的LVDS輸入接口電路（LVDS 接收器）。在數據傳輸過程中，還必須有時鐘信號的參與，LVDS接口無論傳輸數據還是傳輸時鐘都采用差分信號對的形式進行傳輸，所謂信號對，只是LVDS接口電路中，每一個數據傳輸通道或時鐘傳輸通道的輸出都為兩個信號（正輸出端和負輸出端）。

LVDS輸出接口分為四個類型：1.單路6位LVDS輸出接口；2.雙路6位LVDS輸出接口；3.單路8位1TL輸出接口；4.雙路8位1TL輸出接口。

單路6位LVDS輸出接口采用單路方式傳輸，每個基色（即RGB三色中的其中任意一種顏色）信號采用6位數據（XOUT0+、XOUT0-、XOUT1+、XOUT1-、XOUT2+、XOUT2-），

雙路6位LVDS輸出接口采用雙路方式傳輸，每個基色信號采用6位數據，其中奇路數據為18位，偶路數據為18位，工36位數據，也成36位或36bit LVDS接口。

單路8位1TL輸出接口采用單路方式傳輸，名基色信號采用8位數據（XOUT0+，XOUT0-，XOUT1+，XOUT1-，XOUT2+，XOUT2-，XOUT3+，XOUT3-）工24位RGB數據（8bit*3），也稱24位或24bit LVDS接口。

雙路8位1TL輸出接口采用雙路方式傳輸，每個基色信號采用8位數據，其中奇路數據為24位，偶路數據為24位，共48位RGB數據，也稱作48位或478bit LVDS接口。
具體引腳定義參考百科：https://baike.baidu.com/item/Lvds/4222056?fr=aladdin#5
LVDS發送芯片的輸入信號來自主控芯片，輸入信號包括RGB數據信號，時鐘信號和控制信號三大類。例如四通道LVDS發送芯片(DS90C365)內部框圖，包含三個數據信號（其中包括RGB,數據是能DE，行同步信號HS，場同步信號VS）通道和一個時鐘信號發送通道。

五通道LVDS發送芯片（DS90C385）包含了四個數據信號（其中包括RGB，數據使能DE、行同步信號HS、場同步信號VS）通道和一個時鐘信號發送通道。五通道LVDS發送芯片主要用于驅動8bit液晶面板；十通道LVDS發送芯片（DS90C387）包含八個數據信號（其中包括RGB、數據使能DE、行同步信號HS、場同步信號VS）通道和兩個時鐘信號發送通道。十通道LVDS發送芯片主要用于驅動8bit液晶面板。
LVDS發送芯片在一個時鐘脈沖周期內，每個數據通道都輸出7bit的串行數據信號，而不是常見的8bit數據。

在LCD液晶屏中，需要輸出到顯示屏的信號是并行的圖像信號和控制信號，而LVDS信號是串行傳輸的，在發送端需要將并行數據轉換為串行數據。以8bit RGB顯示屏接口為例，每個顯示周期需要傳輸8bit的R信號，8bit的G 信號，8bit 的B信號，及VS，HS，DE信號，總共為27 BIT。而每對LVDS信號線在一個TX周期里只能傳輸7BIT數據，需要4 對數據線，外加一對時鐘線。LVDS并串轉換如下圖所示：

上圖中的每一組對線稱為一個Pair，4組數據線加一對時鐘線稱為一個Channel，LVDS發送器總是將一個像素數據映射到（remapping）一個Channel的一個發送周期（TX CLK）中。
如果是6BIT 顯示屏，則并行數據有21位（18位RGB加3位控制信號），LVDS 接口每個Channel只需要 3對數據線和一對時鐘線。
如果是10BIT 顯示屏，則并行數據有33位（30位RGB 加3位控制信號），LVDS 接口每個Channel需要 5對數據線和一對時鐘線。
通常，LVDS接口的時鐘為20MHz 到85MHz，對于輸出像素時鐘低于85MHz的信號，只需一個Channel就可以；而對于輸出像素時鐘高于85MHZ的信號，比如1080P/60HZ的輸出，像素顯示時鐘為148.5MHz，就不能直接用一個Channel傳輸，而是將輸出的像素按順序分為奇像素和偶像素，將所有的奇像素用一組LVDS 傳輸，所有的偶像素用一組LVDS 傳輸。也就是說，需要兩個Channel來傳輸1080P/60HZ 的信號。對于像素顯示時鐘更高的信號，比如1080P/120HZ顯示，則需要4個Channel來傳輸。兩Channel、4Channel的像素分配。
VDS信號傳輸分為DE MODE和SYNC MODE，DE mode需連接DE信號（data enable有效數據選通），SYNC mode還需連接HS（HSYNC行同步）、VS（VSYNC場同步）。SYNC mode在現在的panel中已很少使用，一般都使用DE模式。
傳輸速率：標準推薦的數據傳輸速率是655Mbps，而理論上，在一個無衰耗的傳輸線上，LVDS的傳輸速率可達1.923Gbps。
LVDS驅動器能以超過155.5Mbps的速度驅動雙絞線對，距離超過10m。對速度的實際限制是：①送到驅動器的TTL數據的速度；②媒質的帶寬性能。
雙工類型：一般為單工，不支持雙工。但特殊設計能實現半雙工。

電平類型及范圍：LVDS電平，LVDS傳輸信號為電流驅動信號，終端匹配電阻標準規定為100Ω，由于恒流源為3.5mA，則擺動電平幅度為-350mV350mV。由于偏置電壓為1.2V，則差分信號的電壓范圍為850mV1550mV。

LVDS接收器可以承受至少±1V的驅動器與接收器之間的地的電壓變化。由于LVDS驅動器典型的偏置電壓為+1.2V，地的電壓變化、驅動器偏置電壓以及輕度耦合到的噪聲之和，在接收器的輸入端相對于接收器的地是共模電壓。這個共模范圍是：+0.2V～+2.2V。建議接收器的輸入電壓范圍為：0V～+2.4V。
　　具體芯片的范圍有所不同，如常用的DC參數如下：

電平變化與邏輯關系：0–1電平表示,，當輸出V+=350mA電流，V-=0mA電流–那么輸出的為高電平（在接收端的匹配電阻轉換為電壓值350mv），為低電平。

傳輸線阻抗：終端需要100歐或120歐匹配電阻。
允許并聯電容：根據具體速度決定。推薦的數據傳輸速率是655Mbps，而理論上可以達到1.923Gbps。

支持設備數量：有幾種應用模式：
① 單向點對點（point to point），這是典型的應用模式。
② 雙向點對點（point to point），能通過一對雙絞線實現雙向的半雙工通信。可以由標準的LVDS的驅動器和接收器構成；但更好的辦法是采用總線LVDS驅動器，即BLVDS,這是為總線兩端都接負載而設計的。
③ 多分支形式(multidrop)，即一個驅動器連接多個接收器。當有相同的數據要傳給多個負載時，可以采用這種應用形式。
④ 多點結構（multipoint）。此時多點總線支持多個驅動器，也可以采用BLVDS驅動器。它可以提供雙向的半雙工通信，在任一時刻，只能有一個驅動器工作。發送的優先權和總線的仲裁協議都需要依據不同的應用場合，選用不同的軟件協議和硬件方案。

應用場合：在高速系統內部、系統背板互連和電纜傳輸應用中，驅動器、接收器、收發器、并串轉換器/串并轉換器以及其他LVDS器件的應用。